Chipudvikling: Det er ikke teknologien, der giver Moores lov dødsstødet

8. februar 2016 kl. 11:554
Moores lov har det fint, siger Intel. Lige nu er stigende omkostninger ingen hindring, da nedskalering mere end opvejer udgifterne til wafere, litografi med videre. Men på sigt er der en forhindring her.
Artiklen er ældre end 30 dage
Manglende links i teksten kan sandsynligvis findes i bunden af artiklen.

Moores lov lever i bedste velgående i forhold til chipudviklingen, lyder det Intel på International Solid-State Circuits Conference, ISSCC, i San Francisco. Stigende omkostninger er ingen hindring, da nedskalering mere end opvejer udgifterne til wafer (en tynd skive halvledermateriale som typisk er laget af silicium, red.), litografi med videre.

I år kom den mest interessante præsentation nok fra William M. Holt, executive vice president og general manager i Technology and Manufacturing Group (TMG) hos Intel. Han er en højt specialiseret ingeniør, der gav sin første præsentation på ISSCC i 1986.

Bill Holts påstand er, at Moores lov har det fint, og at den på ingen måde er ved at løbe ud. Når det er sagt, mener Bill Holt også, at CMOS-teknologien måske er ved at løbe tør for strøm. Der er ganske enkelt en grænse for, hvor langt man kan nedskalere de enkelte komponenter. Lige nu ligger størrelsen på 10 nm og der er planer, der rækker frem til 7 og 6 nm, men når vi kommer længere, er det endnu usikkert, om det kan lade sig gøre ved hjælp af CMOS.

Der findes ganske vist ekstrem ultraviolet litografi, der anvender ultraviolet lys med meget kort bølgelængde (ned til omkring 10 nm).

Artiklen fortsætter efter annoncen

Teknologien fungerer fint i laboratoriet, men er endnu langt fra produktionsmoden, da belysningen af en wafer tager mange gange så lang tid, som det er tilfældet med traditionel ultraviolet litografi.

»Derfor kan der i teorien fremstilles wafere, men produktionen bliver så kostbar, at den på nuværende tidspunkt ikke kan konkurrere med traditionel teknologi. De høje produktionsomkostninger skyldes mest af alt de høje anskaffelsesomkostninger for udstyret, da der blandt andet kræves høj energi til at producere lyset, hvorfor kølingen er kostbar,« siger Bill Holt.

Double stepping fordobler transistorantal

En anden teknologi, som der også eksperimenteres med, er den såkaldte double stepping. Når en wafer fremstilles, sker det i små skridt, hvor waferen belyses, skubbes et skridt og belyses så igen. Ved at køre waferen igennem det litografiske udstyr to gange burde det være muligt ved at forskyde waferen et halvt skridt under anden omgang belysning at kunne fordoble transistorantallet. Problemet er imidlertid blandt andet, at denne proces kun fordobler opløsningen i den ene dimension og ikke i den anden.

Bill Holt anser den endelige løsning til fortsættelsen af Moores lov for at være teknologi og materialeskift til komponenter, der kan fremstilles på andre måder end ved hjælp af litografi.

Artiklen fortsætter efter annoncen

Ud over et materialeskift skal der også ses på selve arkitekturen bag processorerne. Lige nu anvendes der en von Neumann-arkitektur med separat kode- og datahukommelse.

Der forskes kraftigt i alternative arkitekturer og bl.a. IBM har forsket i interessante løsninger, hvor store datamængder ikke flyttes rundt mellem enkelte processorer, men hvor processorerne flyttes, mens data forbliver stationære. Der forskes også i konfigurerbare processorer, hvor en processor kan tilpasses efter produktionen.

Dette foregår lige nu ved at integrere en FPGA i processoren, men kræver, at processoren tages offline, mens den omkonfigureres. I fremtiden vil der, mener Bill Holt, være mulighed for at konfigurere processorerne, mens de arbejder.

En ting lader dog til at være sikkert. Antallet af komponenter på et givet areal vil fortsætte den eksponentielle stigning i en årrække fremover, slutter Bill Holt.

4 kommentarer.  Hop til debatten
Denne artikel er gratis...

...men det er dyrt at lave god journalistik. Derfor beder vi dig overveje at tegne abonnement på Version2.

Digitaliseringen buldrer derudaf, og it-folkene tegner fremtidens Danmark. Derfor er det vigtigere end nogensinde med et kvalificeret bud på, hvordan it bedst kan være med til at udvikle det danske samfund og erhvervsliv.

Og der har aldrig været mere akut brug for en kritisk vagthund, der råber op, når der tages forkerte it-beslutninger.

Den rolle har Version2 indtaget siden 2006 - og det bliver vi ved med.

Debatten
Log ind eller opret en bruger for at deltage i debatten.
settingsDebatindstillinger
4
9. februar 2016 kl. 07:38

Indlæggene er meget interessante. tak for dem. Jeg valgte med vilje ikke at gå i dybden med 3D, da det ikke var en stor del af præsentationen. Jeg har tidligere diskuteret stacking med Intels evangelist inden for processorarkitektur og memory. Hans kommentar dengang var, at køling mellem lagene er særdeles problematisk. Især når det gælder masseproduktion. Og undlader man køling, er det kunne visse former for chip, der kan stackes. Det gælder f.eks NAND-flash, mens processorer generelt udviklet for meget varme, til at der kan monteres et hukommelseslag ovenpå,

3
8. februar 2016 kl. 22:49

Traditionelle integrerede kredsløb udnytter mestendels to dimensioner: Der er et meget lille antal lag af ledninger, der kan krydse hinanden, og komponenter overlappes ikke.

Der er i en moderne Intel desktop CPU over 30 lag - mere end "et meget lille antal" ;)

Jeg tror nu nok vi vil komme til at se flere aktive lag (FinFET's) i fremtiden, men det termiske problem, kapacitivitet, leak-strømme og de sindsyg høje omkostninger ved fremstilling, vil holde dette antal nede så der aldrig vil være tale om reel (non-planar) 3D.

2
8. februar 2016 kl. 20:26

Er det ikke mere eller mindre hvad Intel gør med deres Tri-Gate transistor teknologi på 22nm?

1
8. februar 2016 kl. 14:17

Traditionelle integrerede kredsløb udnytter mestendels to dimensioner: Der er et meget lille antal lag af ledninger, der kan krydse hinanden, og komponenter overlappes ikke.

Selv om størrelsen af komponenter ikke reduceres, kan man i teorien udnytte den tredje dimension, så man i stedet for 10 mm × 10 mm kredsløb i et nanometertykt lag oven på et siliciumkrystal bygger et 1 mm × 1mm × 1mm kredsløb med ledninger i alle retninger og komponenter placeret hvor som helst indenfor denne terning. Dermed kan længden af ledninger forkortes væsentligt.

Et problem kan være varme: I et fladt kredsløb kan varme fjernes gennem en overflade, hvis areal er proportionalt med antallet af gates, men i en terning er overfladen n², hvor volumen er n³. Det betyder, at jo større terningen er, jo mindre er overfladen i forhold til volumen. Det kan løses med at lave et gitter af kølerør gennem terningen, så overfladen igen bliver proportional med volumen. Men det kræver så aktiv pumpning af kølevæske/luft gennem rørene. Og nede i nanometerskala er det ikke helt trivielt, da væsker og luft ikke opfører sig som væsker og luft i normal skala. Man bliver nok nødt til at reducere strømforbruget af de enkelte gates væsentligt, f.eks. ved at bruge reversibel logik.